מהנדס/ת אימות פיתוח מערכות עיבוד אותות ותקשורת
פורסם לפני 18 ימים · 0 מועמדים
התפקיד במילים פשוטות
בתפקיד זה, תהנדס/ת אימות פיתוח מערכות עיבוד אותות ותקשורת ותעבוד/תעבדי בצמוד לצוותי האלגוריתמים וה-RTL. תהיה/תהיי אחראי/ת על הגדרה, תכנון ופיתוח של סביבות אימות מורכבות, כתיבת תוכניות אימות מפורטות וביצוע סימולציות וניתוח כיסוי.
- Bachelor's degree in Electrical Engineering / Electronics / Computer Engineering from a recognized academic institution
- 5+ years of experience in ASIC/FPGA verification
- proven practical experience working with SystemVerilog and UVM methodology
חולץ מתיאור המשרה · מתעדכן אוטומטית
למי זה מתאים
התפקיד מתאים למהנדס/ת בעל/ת תואר ראשון בהנדסת חשמל/אלקטרוניקה/מחשבים וניסיון של 5 שנים ומעלה באימות ASIC/FPGA, עם ניסיון מוכח ב-SystemVerilog ו-UVM. הוא פחות מתאים למועמדים ללא רקע חזק בעיבוד אותות ופרוטוקולי תקשורת או ללא ניסיון באימות חומרה.
תיאור המשרה המלא
המשרה המקורית · נשמר לעיון
מחפש/ת את האתגר הטכנולוגי הבא שלך בעולם החומרה? חברת הייטק מובילה המפתחת פתרונות תקשורת אלחוטית מתקדמים מגייסת מהנדס/ת אימות פיתוח מערכות עיבוד אותות ותקשורת (Verification Engineer) מנוסה להצטרפות לצוות הפיתוח המוביל שלנו.
הצוות שלנו עוסק בפיתוח ואימות של אלגוריתמים מורכבים לעיבוד אותות (DSP) ומערכות תקשורת מתקדמות על גבי שבבים (ASIC/FPGA). בתפקיד זה, תעבוד/תעבדי בצמוד לצוותי האלגוריתמים וה-RTL, ותוביל/י את אסטרטגיית האימות מקצה לקצה תוך שימוש במתודולוגיות החדשניות ביותר בתעשייה כדי להבטיח את איכות המוצר.
תחומי האחריות:
הגדרה, תכנון ופיתוח של סביבות אימות (Verification Environments) מורכבות מבוססות UVM/SystemVerilog.
כתיבת תוכניות אימות (Verification Plans) מפורטות עבור בלוקים ומערכות עיבוד אותות (DSP) ותקשורת.
ביצוע סימולציות, ניתוח כיסוי (Coverage) ואיתור באגים (Debugging) ברמת ה-RTL והמערכת.
פיתוח מודלים של אימות ב-Python או MATLAB לצורך השוואה מול ה-RTL.
שיתוף פעולה הדוק עם מהנדסי פיתוח חומרה (RTL) וצוותי אלגוריתמים (DSP) לצורך הבנת דרישות המערכת.
אנו מציעים הזדמנות יוצאת דופן להשפיע על מוצרים בחזית הטכנולוגיה העולמית, תוך עבודה בסביבה דינמית, תומכת ומקדמת מקצועית המעודדת חדשנות ויוזמה.
Requirements
תואר ראשון בהנדסת חשמל / אלקטרוניקה / מחשבים ממוסד אקדמי מוכר - חובה.
ניסיון של 5 שנים ומעלה באימות ASIC/FPGA - חובה.
ניסיון מעשי מוכח בעבודה עם SystemVerilog ומתודולוגיית UVM - חובה.
הבנה עמוקה במערכות עיבוד אותות (DSP) ופרוטוקולי תקשורת (כגון Wi-Fi, LTE, 5G, או RF) - יתרון משמעותי.
ניסיון בכתיבת סקריפטים ב-Python ועבודה עם MATLAB - יתרון.
יכולת עבודה עצמאית, פתרון בעיות מורכבות ויחסי אנוש מעולים.
for more jobs visit out jobs pages https://www.jobsseek.info/jobs למשרות נוספות בקרו בעמוד המשרות באתר שלנו
Show more
Show less
שאלות על המשרה
- המשרה לא ציינה שכר. אנחנו מציגים שכר רק כשהמעסיק מפרסם אותו.
- Bachelor's degree in Electrical Engineering / Electronics / Computer Engineering from a recognized academic institution, 5+ years of experience in ASIC/FPGA verification, proven practical experience working with SystemVerilog and UVM methodology