Senior Verification Engineer (FPGA)
פורסם 21 במאי · 0 מועמדים
התפקיד במילים פשוטות
בתפקיד זה, תבנה ותתחזק סביבות סימולציה מתקדמות באמצעות UVM ו-SystemVerilog. תפתח תוכניות אימות מקיפות כדי להבטיח כיסוי פונקציונלי וכיסוי קוד מלא, ותתכנן סביבות בדיקות רגרסיה אוטומטיות שישולבו בצינורות CI/CD. בנוסף, תהיה מומחה כלי EDA ותבצע ניתוח שורש עמוק לבדיקות כושלות וללוגיקת חומרה.
- 5+ years of professional functional verification experience
- Proven, hands-on mastery of UVM and building complete verification environments
- Strong command of SystemVerilog and Verilog
- Extensive experience with EDA tools (specifically Questa) and complex hardware debugging
- Proficiency in Matlab for DPI or bit-exact modeling
- Scripting experience (Python/Tcl/Bash) for building automated CI/CD regression flows
חולץ מתיאור המשרה · מתעדכן אוטומטית
למי זה מתאים
התפקיד מתאים למהנדסי אימות בעלי ניסיון של 5 שנים לפחות באימות פונקציונלי של תכנוני FPGA או ASIC, עם שליטה מוכחת ב-UVM, SystemVerilog וכלי EDA כמו Questa. הוא פחות מתאים למועמדים ללא ניסיון מעמיק בבניית סביבות אימות מורכבות וניפוי באגים בחומרה.
תיאור המשרה המלא
המשרה המקורית · נשמר לעיוןDescription
Key Responsibilities:
Architecture: Build and maintain advanced simulation environments from scratch using UVM and SystemVerilog.
Strategy & Coverage: Develop comprehensive verification plans to drive the team toward 100% functional and code coverage closure.
CI/CD & Automation: Architect robust automated regression testing environments and integrate them into CI/CD pipelines (e.g., Jenkins).
Tool Expertise: Serve as the internal authority for EDA tools (like Questa) and manage high-performance simulations.
Debugging: Perform deep root-cause analysis on complex failing tests and hardware logic.
Minimum Qualifications:
5+ years of professional functional verification experience for FPGA or ASIC designs.
Proven, hands-on mastery of UVM and building complete verification environments.
Strong command of SystemVerilog and Verilog.
Extensive experience with EDA tools (specifically Questa) and complex hardware debugging.
Preferred Qualifications:
Proficiency in Matlab for DPI or bit-exact modeling.
Scripting experience (Python/Tcl/Bash) for building automated CI/CD regression flows.
Show more
Show less
שאלות על המשרה
- המשרה לא ציינה שכר. אנחנו מציגים שכר רק כשהמעסיק מפרסם אותו.
- 5+ years of professional functional verification experience, Proven, hands-on mastery of UVM and building complete verification environments, Strong command of SystemVerilog and Verilog, Extensive experience with EDA tools (specifically Questa) and complex hardware debugging